実験室のＩＮＤＥＸに戻る
実験１：電圧分割バイアス方式のトランジスタ増幅回路のシュミレーション
動作点、増幅度、コレクタ電流を仕様にして（定めて）回路設計したものをMicroCapで実験してみます。
実験２：電流帰還バイアス型エミッタ接地回路のシュミレーション
電流帰還型バイアス回路はNFBにより動作が安定である。
実験３：固定バイアス型エミッタ接地回路のシュミレーション
固定バイアス型は回路は簡単だがhfeのバラツキでその動作が一様でないため実際はあまり使われないようだ。
実験４：交流ゲインを大きくする（バイアス回路の基本形は電流帰還バイアス型エミッタ接地）
エミッタにコンデンサを入れただけで10倍だったゲインが200倍にもなりました。
この回路はCR結合増幅回路設計のための基礎実験として試してみました。
それにしてもどうしてこんなにも増幅度が大きくなるんだろう？
実験５：CR結合増幅回路（多段増幅回路）
2段のトランジスタ増幅回路で段間はコンデンサーで結合されているため、直流的には
2個の独立した増幅回路として動作する。
実験６：直結結合2段増幅回路（多段増幅回路）
段間が直結結合の2段トランジスタ増幅回路、直流的にも 交流的にも結合されているから
1段目のコレクタ電圧が変わると2段目のバイアスが変わってしまいます。
この増幅器を設計するには各部の電圧、電流をあらかじめ定義する必要があり、その仕様に
基づいて各抵抗値を計算します。簡単な計算ですがトランジスタの動作を理解する上で、その
計算過程は重要ですね。
実験７：接合型FETを使ったアナログスイッチの実験
接合型FETをアナログスイッチとして使用するための基礎実験です。ドレイン-ソース間電圧（Vds）が小さい時の
ドレイン電流の振る舞いについて実験し、その値を表に纏めました。ピンチオフ電圧も計測しています。
実験８：カレントミラー回路の実験
制御される側のエミッタ電流が指令側電流に等しくなるかを実験してみました。結果は完全にミラーリングしています。
実験９：OPアンプには3種類の近似モデルがあるらしい。パルス入力を使ってトランジェント解析しておきましょう。
3種類の近似モデルレベル1〜レベル３について、トランジェント解析とAC解析を行い、その振る舞いの違いを見ておきます。
実験１： 電圧分割バイアス方式のトランジスタ増幅回路のシュミレート
シュミレート条件
１．トランジスタには2SC1815を使用。
２．バイアス方式は電圧分割型
３．コレクタ電圧を電源電圧の1/2となるよう設計する
４．入力信号には10KHz 10mVのサイン波を印加
[実験結果の考察]
出力電圧のP-Pは3.50Vであるので増幅度は175倍（3.50/0.02）で2SC1815のhfeにほぼ等しい結果が出ています。
入力インピーダンスは5kΩ程度の固定バイアス型より更に低くなりますので3kΩ程度でしょう。
出典：トランジスタ技術SPECIAL NO.56 特集 電子回路シュミレータ活用マニュアル(90P)
INDEXに戻る
実験２： 電流帰還バイアス型エミッタ接地回路
この増幅器の特徴は入力インピーダンスが100kΩ程度と高いことと増幅度がコレクタ抵抗とエミッタ抵抗の比で決定されることですね。
[実験結果の考察]
入力300mVに対し出力は2.8V程度で増幅度は9.3倍との結果が出ました。（5.5kΩ／510Ω=10.78倍で多少違いますね）
出典：トランジスタ技術SPECIAL NO.56 特集 電子回路シュミレータ活用マニュアル(93P)
INDEXに戻る
実験３： 固定バイアス型エミッタ接地回路のシュミレーション
固定バイアス型エミッタ接地の特徴は入力インピーダンスが5kΩ程度で電圧分割バイアス型よりは少し高くなります。
[実験結果の考察]
入力10mVに対し出力は2.5Vで増幅度は250倍に達しています。ﾍﾞｰｽ抵抗をもう少し大きくしても良いかもしれません。
コレクタ電圧はほぼ電源電圧の1/2になっています。
出典：トランジスタ技術SPECIAL NO.56 特集 電子回路シュミレータ活用マニュアル(92P)
INDEXに戻る
実験４： 交流ゲインを大きくする（バイアス回路の基本形は電流帰還バイアス型エミッタ接地）
[実験結果の考察]
エミッタのコンデンサがこれ程までに増幅度に大きく影響するとは思いませんでした。
入力信号には10KHz 3mVのサイン波を印加、出力のV（6）は0.6V程度出ています。
INDEXに戻る
実験５： CR結合増幅回路（多段増幅回路）
出典：トランジスタ技術SPECIAL NO.56 特集 電子回路シュミレータ活用マニュアル(97P)
INDEXに戻る
実験６：直結結合2段増幅回路（多段増幅回路）
2段直結結合のトランジスタ増幅回路です、直流的にも 交流的にも結合されているから
1段目のコレクタ電圧が変わると2段目のバイアスが変わってしまいます。この増幅器を設計するには
各部の電圧、電流をあらかじめ定義する必要があり、その仕様に基づいて各抵抗値を計算します。
この設計プロセスはトランジスタの動作を理解する上で大変良い例であると思いますので、ここに実験し
纏めておきたいと考えました。
[実験結果の考察]
入力10mVに対し出力は1.84V程度あります、位相が反転していますから総合増幅度は-184という結果に
なりました。 トランジスタ各部の電圧は設計値に近い値を示しています。
出典：トランジスタ技術SPECIAL NO.56 特集 電子回路シュミレータ活用マニュアル(97P)
INDEXに戻る
実験７：接合型FETを使ったアナログスイッチの実験
May.31, 2004
MicroCapで接合型FETを使ったアナログスイッチの実験（シュミレート）をしてみたのですが。
最初は逆方向VDSの極性側でトンネル効果のようなIdsの大電流が見られたのと、ピンチオフ特性が
得られずに悩んでしまいました（Vgsによってドレイン電流が制御できない）．
何度かトライしたのですが良く分かりません。シュミレーションを一旦諦めて実際のFETで実験してみました。
その実験の様子はこちらです．→バラックによる実験
シュミレーションでは印加した逆方向VDSが大き過ぎたためトンネル効果のような過大電流（IDS）を流してしまったようです。
アナログスイッチとして使用する領域はVdsの小さな領域なんですね。
バラックによる実験結果からIdsが2mAまではVDSの双方向で（両極性で）酷似した特性を示しています。
下図のシュミレーションは順方向VDS 40mV、VGS 0Vの時のIDS（ドレイン電流）を示したものです。
IDSは1.25mA程度を示しています。
VDSをこのままにしてVGSを0.5Vにするとドレイン電流は流れなくなります。（ピンチオフ電圧／VGSoff）
要するにアナログスイッチの機能を呈しているわけですね。逆方向VDS -40mVについても同様にシュミレーションしてみると
同じ結果が得られました．（VGS 0Vの時のドレイン電流は-1.25mA前後、VGSを0.5Vにするとドレイン電流は流れなくなります）
鈴木茂昭著 「アナログスイッチの使い方」CQ出版社／に下記、キーポイントの記述がありました。
----------------------------------------------------------------------------------------
Pチャネル型J-FETでピンチオフ電圧が4V以下の物があれば、TTLもしくはC-MOSロジックから直接ドライブでき、
特にスイッチドライバの考慮は不要になります。（Nチャネル型J-FETではピンチオフさせるためにゲートを負側に
スイングさせなければならないので余計に1個トランジスタが必要だし、負電源も必要．）
アナログスイッチをOPアンプの入力に用いるときは仮想ゼロ点（仮想接地点）にJ-FETを配置し、VDSを十分低く
保つ事が大切．理由は50Ω程度のRds（ON抵抗）ならVDSは極めて低くなりVGSはほとんど0V付近となって十分
ON状態を続けられることになる．（ピンチオフ電圧以下だから）
----------------------------------------------------------------------------------------
INDEXに戻る
実験８：カレントミラー回路の実験
抵抗R1は600Ω→1000Ωまで100Ωステップでステッピング
入力信号V1は0V→9Vまでを0.5Vステップでステッピング
[実験の結果]
Q1とQ2のエミッタ電流(i2)、(i4)は完全に一致しています．（ミラーしていますね）
出典：トランジスタ技術SPECIAL NO.56 特集 電子回路シュミレータ活用マニュアル(100P)
INDEXに戻る
実験９：OPアンプには3種類の近似モデルがあるらしい。パルス入力を使ってトランジェント解析しておきましょう。
3種類の近似モデルについてはMC5の解説本に下記のように記されています。
レベル１： 有限の出力抵抗と開ループゲインを持つ単純な電圧制御電流源
レベル２： スルーレートを追加した有限の利得と出力抵抗を持つ3段2ポールのモデル
レベル３： 最も詳細に近似した改良型Boyleモデルで、正負のスルーレート、交流及び直流出力抵抗、入力オフセット電圧及び電流、
フェーズ・マージン、同相電圧除去比、帯域幅、NPN、PNP、FETの3種類の差動入力回路、出力電圧などのパラメータにより構成される。
回路図とトランジェント解析
OPアンプ3モデルのAC解析
