図1．ピークホールド　基本回路

図１に示すようなピークホールド回路は、
１．入力コンパレータ(Compalator)
２．充電電流回路(Current Souece)
３．整流回路(D)
４．ホールドコンデンサ(C)
５．放電回路（DisCharger:時定数放電またはリセット回路）
６．インピーダンス変換(VoltageFollower)し、出力(OUT)
７．全体にＮＦＢをかける

という要素で成立している。

　入力のコンパレータは、良くＯＰＡＭＰで代用されることがある。高速ＯＰＡＭＰであれば、使用できる。（当然、どのくらいの幅の信号を捕らえるかによって、変わってくる。）入力にＯＰＡＭＰを使っても、動作はコンパレータ動作をする。

また、ここにＦＥＴ入力型ＯＰＡＭＰを用いると、後に詳しく記述するが、回路の状況によっては、フィードバックループの簡略化により、若干の高速（高精度）化を期待できる。

　

　全体の動作としては、出力電圧がある一定の電圧（通常、入力電圧）に相当する電圧に達するまで、コンデンサを充電する。入力電圧と同じ（もしくは、ＮＦＢループでゲインを稼ぐ事により、Ｎ倍）の電圧まで充電されたことを検出して（ＮＦＢループによって検出：したがって、Ｎ倍のゲインを稼ぐことも出来るが、速度が犠牲となる）、充電を止める。すると、ホールドコンデンサに貯まった電荷はリーク電流等で漏れて徐々にコンデンサの両端の電圧は下がるのだが、その電圧降下が誤差範囲以内に収まっている時間だけ、電圧をホールドできる（ホールドしているとみなせる）、という動作をする。

　

　また、短いパルスをピークホールドする場合は、高速性が要求され、充電電流を大きくするか、ホールドコンデンサを小さくする、また、別な要因として、フィードバックループ全体の帰還速度を早くする（高速ＯＰＡＭＰやコンパレータを用いる）ということが必要となる。

　

図2.通常のピークホールド回路

　通常は、図2の様なピークホールド回路が用いられる。Ａ１の出力電流のリミット値がすなわち定電流出力となり、充電電流としてＣに充電される。DisChargerにて、放電もしくはリセットが行われる。

　

・充電電流、ホールドコンデンサをどう設定するか

　充電電流Ｉは、ホールドコンデンサＣ、（リーク電流、）ホールド電圧の最大値Ｖ、被測定信号の最小パルス幅ｔｗ、これらの要素でほぼ決定する。
　ｔ＝（Ｖ／Ｉ）Ｃ・・・・・・(1)
　となる。ただし、ｔはホールドするまでの時間なので、ｔ＜ｔｗとなるようにする。この際、コンパレータやインピーダンス変換回路の速度、遅延時間はこれより更に短い必要がある。図2のような通常の回路では、ＩはＯＰＡＭＰの最大出力電流である。

　Ｃは、ダイオードやインピーダンス変換回路、Ｃ自体のリークの総合Ｉｒで、最低限どの程度の容量が必要か？もとめる。
　電圧の精度を１％とすれば、定電流リークが行われる場合、リークによって放電する時間Ｔｒは
　Ｔｒ＝（Ｖ／Ｉｒ）Ｃ・・・・・・・(2)
　となり、これの１％の時間なので、１％を保証される時間Ｔは
　Ｔ＝０．０１Ｔｒ・・・・・・(3)
　と考えれば良い。

・コンパレータのスピードやオフセットが誤差に影響する

　コンパレータの速度が遅いと、目的の電圧まで充電しているのに、充電のストップが遅れて、目的の電圧以上まで充電していしまうことがある。（1）式より、この、コンパレータの反応速度を０．０１ｔ以下（誤差1％以下）にしたいところである。そうしないと、誤差１％を確保できない。またコンパレータの速度だけでなく、仮想ショートの精度にも関係してくる。仮想ショートの誤差がそのまま出力の誤差になるので、オフセット回路などを設けて、この誤差を修正する必要もある。図3参照

図3.誤差の要因

　ｔｄだけ、コンパレータ〜充電装置ＯＦＦの速度が落ちると、それだけ電圧Ｖｄの誤差が大きくなる。この分は、オーバーシュートの様に見え、目的の入力電圧より大きく出る。入力信号の大きさに比例して大きくなる傾向にある。この誤差を小さくするには、出きるだけ充電時定数を大きくする、コンパレータを高速化する、などの対策がある。また、図2の様な回路よりも、定電流充電を行って、その充電をＯＮ／ＯＦＦする様な回路の方が、この誤差は小さくなるようである。
　また、コンパレータの誤差自体も、Ｖｄに含まれてくる。こちらは、オフセット回路等を設けることである程度補正できる。

　スピードが誤差に影響するなら、仮に入力コンパレータがＦＥＴ入力の定バイアス電流ＯＰＡＭＰ等であったとする。すると、通常はインピーダンス変換回路の後からＮＦＢをかけていたところが、ホールドコンデンサ端から直接ＮＦＢをかけることが出来る様になる（図4）。これによって、気をつけることは、ホールドコンデンサからリークする電流のルートがＦＥＴ一個増えるので、その分がどの程度か、十分検討し、問題ないか確かめる必要があるが、大抵の場合はＦＥＴのリークは大変低いので大丈夫である。

　こうすることで、出力のインピーダンス変換回路の遅延分だけ速度を稼ぐ事が出来る。

　

　

図4.考案回路

　・使う部品

　Ｃは、マイカかポリプロピレン・フィルムコン等がよいであろう。リークの少なさではマイカがベスト。また、強制的にリセットする場合、マイカやポリプロピレン以外では、誘電吸収現象という現象が起きて、Ｃの放電後、じわじわと両端の電圧が上昇する現象があるので、微小信号のホールドが不可能になり、また、誤差も増える。

　Ｄは、極力、漏れ電流の少ないもの、高速なものを選ぶ。
　Ａ１は、できたら高速コンパレータが良いであろう。でなければ、最近多く出てきている高速ＯＰＡＭＰがよい。ＦＥＴ入力のものも使えるようであれば、図4の回路を用いられる。

　Ａ２は、インピーダンス変換ができればよい。高速のＦＥＴ入力ＯＰＡＭＰや、単なるソースフォロワでも良いであろう。

実際のピークホールド回路シミュレーション＆実験例：MaxHold機能付ピークレベルメーター