KORG Hz/V Oct/V 共用 antilog AMP

MSシリーズのVCOは基本 Hz/V なのですがOct/Vにも対応したユニークなVCOになっており、通常の Oct/V synthと同様な antilog ampを搭載しています。 ここではそのantilog ampについて考えてみます。

antilog AMPの必要性はここを参照のこと。

次に標準的なantilog AMP回路の基本動作を考えてみましょう。

前提として、音階を作るための基本回路はQ2の Tr. 1石によるVbeとIcの関係というtransistorの基本性質を利用した回路です。 残りの Tr.と OP AMPは基本OFFSET温度補償用です。(図の回路では SCALE補償は無し)

 Ic=Is{exp(q*Vbe/kT)-1}

上式でOFFSET変動にかかわるのがIs です。 Isは回路動作としては表に出てこない要素なのでIcとVbeの関係においてはこの式は温度変化に対してIcを固定しておけばVbeが変化しVbeを固定すればIcが変化することを示しています。

回路的にIcを固定しておくとVbeは温度が1度増加すると約2mV低下します。 Vbeを固定しておくとIcは 1度の増加で約8%増加する。 ここで重要なのはVbeは明白な数値なのに対してIcは割合になっています。 これは動作点によってIcの変化量が異なるためです。

Q1のC-E間はOP AMPのFB loopに入っているのでIcの値は強制的に基準電流Irefと同じ値になり、これは温度が変化しても一定値を保ち変化しません。 よってQ1のVbeはベースに印加される電圧CVの変化に対して変動しませんので CVの変化は Q1を経由して間接的にQ2のB-E間に全て伝わります。 CVが大きくなればQ2のVbe2は逆に低下しますので通常この形式の antilog AMPではCVはOP AMPの反転増幅回路を経由してQ1に印加されます。

温度変化に対して Isが変動しますが Ic1は固定されており、 Vbe1は固定されていないので上記のように温度が上がればVbe1は低下して上式を満たすように(Ic固定)変化します。 CV固定なのでQ1のエミッタ電位が上昇することになりエミッタは Q2と共通なのでVbe1の変化がそのままQ2のVbe2の変化となります。 すなわちIc1を固定しておくことで温度変化に対してIc2も同様に変動しないことになります。

温度変化に対してLOGスケール上のIc-Vbe曲線は単にX軸に対して左右に動くことですから、このIcが変動しないということはなにもしない場合の温度上昇に対応した Ic-Vbe曲線を 温度変化以前のIc-Vbe曲線に向けて温度変化時のΔVbe分X軸に対して左に移動したことと等価です。


* OFFSET補償のグラフ

すなわちCVの変化はQ1のVbe1には影響せず、Q2のVbe2の変化となり動作点が移動しますが、温度変化に対してはQ1のVbe1の変化が Q2のVbe2にも影響を与える。 Q1のVbeは温度センサーとVbe2のOFFSET調整する補償回路でもある。 antilog電流源側のトランジスタは温度補償側のトランジスタの 温度特性を継承するということです。


式的には、

CV 0Vの時 Q1と Q2は特性がそろっているという前提なので両C-E間を流れる電流は 同じで Irefだけ流れます。(  Cv=0V時 exp(0)=1なので Iref=Isat=Ic2 )

上記の回路において
 * Iref=Isat*exp(Vbe1/Vt)
 * Ic2=Isat*exp(Vbe2/Vt)
 * Vcv=Vbe2-Vbe1

よって
 * Ic2/Iref=exp((Vbe2-Vbe1)/Vt)

ゆえに Ic2とVcvの関係は、

 *Ic2=Iref*exp(Vcv/Vt)

となりIsatが消去されました。 Isatは式の操作上無くなったのでこの回路 はIsatの影響がキャンセルされたのでしょうか?。 Isatにとって変わったIref が温度に影響されなければこの回路は OFFset移動がキャンセルされるという ことになるのですが。 実際Irefは上の回路において温度の影響を基本的には受けないので(*)OFFset移動がキャンセルされるということになります。( Rrefは金属皮膜抵抗を使うことが前提)

VbeがVcvに置き換わっているわけですから、トランジスタのVbeが0から始まる ということではなくすでにIc1の分だけVbeバイアスされているわけですが、 この時点を新たな開始点とするならばVbe2のかわりにVcv、Isatの代わりに Irefでおきかえることができ、Vcvの変化でIc2が変化していることになる ということです。

この回路のポイントはIcをどうやって固定するかという部分と どうやってVbeを間接的に与えるかという点です。 すなわち印加電圧固定状態 であっても 温度変化に対してIcを固定した状態でVbeが変化できる回路であるという こと。 さらに印加電圧の変化に対してはantilog動作をするトランジスタにはちゃん と印加電圧が伝達できる回路だということです。


* 余談
 どうして上記回路ではTr. を流れるIcは温度で変動しないのか



* SCALE補償

以上がantilogのOFFset補償ですが温度補償にはもう一つoctaveのSpanを補償する必要 、すなわちEXPOカーブが温度に影響されないようTの要素を取り除く必要があります。  温度が増加すれば EXPO曲線の傾きが低下します。 一般的には +3300ppmのtempco抵抗をantilogの分圧回路に用いて温度が上昇すれば分圧比が増加するようにしてTの影響をキャンセルします。

通常この回路は常温(T=300K)近辺で使用するので1/Tの項はおおよそ1/300となります。  よって 温度が1度変化すると1/300℃の変化となります。 これを補償するためには Vinも1/300℃で変化するようにすればよいのでその為のひとつの方法としては R1とR2で抵抗分圧を作りGND側のR2が温度 変化に対して+1/300℃の割合で抵抗値がリニアに増加するようにすればよいことになります、...すなわち 1 / 300℃ = 0.33%/℃

R2に正の温度係数(+0.33%/℃) 別表現では+3300ppmを持つtempco 抵抗を用いることで、温度が上下 すれば印加される電圧も上下するようにして結果、温度依存をキャンセルするようにします。

tempco 抵抗は常温(T=300°K)の時に抵抗値100%になるように作られていると思われるので印加する制御電圧の減衰比は上記のようにT=300°Kの時のkT/qの値26mVから 1Vに対して26mV*ln(2)=18mVになるように設定しておけばよいことになります。

アッテネータとしてR1/(0.0033*(T-300)*R2)+R2の形となるため R1とR2の比が近い値であれば温度変化に伴う減衰比はリニアに上昇せず対数カーブ的上昇になりますがこの場合RとR2の比は50倍程度ありますので実質リニアな上昇とみなせます。


MS20のantilogのscale補償は特にされていず同軸ケーブルの先端保護用のビニールCapをDual Tr.にかぶせてある程度周囲の温度とDual Tr.を遮断することで温度変化を少なくするという工夫がされています。 MS20はあくまで Hz/VがメインのVCOだからですが同じMSシリーズでも完全 Module typeのMS50のVCOはTempco抵抗でscale補償をしておりこれは完全にOct/V、Hz/V両刀使いのVCOとなります。


Tの影響によるscale補償をしていない状態ではEXPOカーブの傾きが温度の上昇に対して低下するのでIc固定時の儼beの変動幅が異なり動作点が高いと小さくなりoffset補償のTr.と antilog の Tr,は動作点が通常異なるのでscale補償なしだと offset補償がantilog Tr.の動作点によって変化してしまうことになり結果的にはoffset補償にも影響がある。これは式中に2っの温度に対して影響するパラメータがあることからんも当然ですが。よって簡易antilog以外は offset/scale補償の両方が必要なのでしょう。


* 各色:CV可変時の温度の違いによるIcの変化(Y軸LOGスケール)

CV=0V時すなわち 両トランジスタの動作点が同じなのでoffset補償ができていてもscale補償がないと 結果的には両者の動作点が変わると温度の影響でOffsetがずれるの図。

実際上の使用面で考えてもOFFSET補償の誤差を吸収するにはTune つまみを可変すればすむので誤差の範囲以上のtune設定をVRに設ければよいですがscale補償がされていなければ音階に対応させるためにはそのつど倍率を広範囲にわたって調整する必要が生じてしまい大変です。


上記Dual Tr.の周辺温度の固定を徹底したのがuA726やSSM2100等の恒温曹による恒温補償です。 ディスクリートでは MOOGの小型synthの数機種がTr. Arrayを使った恒温曹を利用していました。

あと当時の技術としてはCPUを使ったauto tune、これには知る限りでは2っのタイプがありますがどらも理想値と現在のantilog Tr.の差を埋めて補正する方法で基本はFeedBack制御です。 さらにはCEM3340の+3300ppmの温度係数を持つ乗算器を用いて上記の分圧抵抗のかわりにつかう等の方法がありましたが最近では OTAの温度特性をうまく使って正の温度係数を持ったVCAを構成し上記の乗算器と同じ働きをさせる方法等が考案されています。


* Hillwood SY1800のScale補償


* antilog ampの Tr.のベースにつける分圧抵抗について

たとえば 10K : 180
100K : 1.8K など

本来B-E間に直接電圧を印加しないとVbe-Ic特性は EXPOにならない、抵抗が入れば負帰還が生じて印加電圧は LOGになり出力電流は直線になってしまうようにも思われるが。

抵抗分圧しているので CV入力に対してベースに印加される電圧は 1/50程度になるので CVを 1から10V与えたとしても 180mV程度しか可変されない。

Initial CVをあたえなければこの程度しかベースには印加されないのだから Tr.のB-E間 抵抗 rbはとても大きい値でしかない。 実際この程度の電圧ではIcは大変小さく nAオーダーになってしまうのでinitial電圧を与えるのだが。

rb = { (Kt/q) /Ic } *hfe

hfeを100としても
  26mv /260u = 1000 * hfe = 100000 = 100K
  26mv /26u 1M
  26mv /2,6u 10M

Ic=100uで 300Kくらいであるのに対して 分圧抵抗を並列にした値は大きくても600Ω程度であるのでほぼ直接電圧を ベースに印加したものと同じことになる。

すなわちantilog ampのIcの動作範囲が数uAから数百uAなのである。 Icが増えれば当然印加電圧はB-E間にはかからなくなっていくが。 これが本来ダイレクトに与えるべきところを抵抗分圧してよい理由。



MSの antilog回路

MSにおいては通常固定で使用するIref側の電圧源に対して音階の等比列のCVを発生させる KEY CV回路を置きさらにRrefに当たる抵抗部分をOCTAVE切り替えに利用しここでKEY CVに対して乗除算を行っています。

* MS20のKey CV出力は最低KeyのCから最高eyのCまでoctaveごとに1/2/4/8Vを出力。


* MS50の antilog AMP

KEY CV入力側をHz/V入力(リニア入力)としています。 これは

 *Ic2=Iref*exp(Vcv/Vt)

上記の式のIrefに該当するからでこの部分は EXPO関数の影響を受けないからHz/V入力 と言うことになります。

式上ではリニアな変化なのですが回路として本当にリニアな変化なのでしょうか。 IrefとIc1は同じ値になるのでIrefの変化がリニアであれば(*1) Vbe1の変化は LOG変化となりそれがQ2のB-E間に伝わるのでVbe2もLOG変化、それが EXPO変換されるので Ic2もリニアな変化となる。

*1:
Ic1の変化で強制的にVbe1がVbeとIcの関係が EXPOであることを満足するように変化するのでIc1の変化がリニアであればVbeの変化は LOG。

より単純には OP AMPとFBループ内のNPN Tr.で構成される回路はベース電位固定時、LIN. CV入力に対してはlog ampになるということです。 よって antilog amp全体としてはLog変化の電圧がもう一方のTr.のB-E間に印加されればIcはリニアになるというだけです。


MS20のHz/V入力に対しては通常、音階の等比列に対応したKey CVが入力され、それがIrefに変換されます。OP AMPの FB loopによって強制的にそれと同じ値のIc1が発生すると同時にIc1がLOG変換されたVbe1が発生します。 この際Ic1がOctave変化あるとするとVbe1の変化は18mv、Ic1の変化が半音分だとするとVbe1は1.5mVとVbe1の変化はリニアな変化となります。

Vbe1の変化は上述と同様にQ2のVbe2に同量で伝達され、Q2のEXPO変換でIc2が発生します。 CV=0V時はIc1の変化=Ic2になりIc1の変化がコピーされた形になりHz/Vの電圧入力はリニアにIc2に変換されます。

CVが0VでなければVbe2の動作点に応じてIc1が乗除算された値がIc2となりますがHz/V入力のKEY CVの等比間隔に変化はありません。

温度変化に対してHz/Vから入力されたCVは影響されないのかと言う点については上記のOFFSET補償と同様Ic1は OP AMPにより強制的にIrefと同じになるため変化せず、基本それに比例したIc2が発生します。 またOFFSET補償により動作点の調整が行われるので antilog出力としてのIc2は温度変化の影響を原理的には受けません。

またリニア CV INに対しては Log amp ---> antilog ampという流れになるので

Log amp:    Vbe=Vt*Ln(Ic/Is) .......(1)
antilog amp:  Ic=Is* EXP(Vbe/Vt) .....(2)

となり(2)のVbeに(1)式を代入するとEXPとLnが相殺されまたVtが相殺されるのでOct/V入力におけるVtの影響はありません。 さらにはIsも相殺されています。 

Ic = Is * EXP(Vt*Ln(Ic/Is) / Vt)
  = Is * EXP(Ln*(Ic/Is))
  = (Is * Ic) / Is

一般的な Oct/Vの antilog と MSの antilogの違いは、Q1のVbeが一般の antilogが固定になるのに対して MSのantilogは KEY CVの変化を受けて変動します。 Q2のVbeの変化は両者で同じです。



antilog AMPの調整

MS20/10のVCOの調整の項を見るとPitch Adj.とOP AMPの offsetnull調整の2っのPOTにより傾きとOFFSETを調整するようになっており Pitch Adj,をTune HIGH, offset nullをPitch LOW調整と呼んでいます。 MS50ではOCT/VのSPAN調整が追加されていますが,MS20/10ではSPAN調整はCV入力のVRで設定するようになっています。 これはMS20/10では基本antilog(Oct/V入力)のScale温度補償が簡略化されていることへの対処だと思われます。

まずは一般的なantilog AMPにおいては Oct/V入力に対しての音階の等比列を決めるSPAN(SCALE)調整と鍵盤とVCO発振周波数の対応を決めるOFFset調整があります。 MSのantilogにはそれに加えて OP AMPの Offset null調整がついておりこれをTune LOWとしています。 またOct/VのOFFSETをTune HIGHと呼んでおり両者の調整でKeyに対するVCの実発振周波数、Octave間の誤差を調整するようです。

ここで一般的なantilogには OFFsetnull調整はありませんがMSにはなぜかついています。 Oct/VのSPAN調整としては印加された CVを18/1000に分圧するのがSPAN調整です。  Hz/V KBD CVに対してはこの SPAN調整が基本いらないのにOFFset Nullが必要でかつそれがTune LOW設定と言うのがなんなのか。

常温で antilog電流の関係式は、

 Ic2=Iref{exp((CV)/26mv)}

これに対してOP AMPのOFFset Nullがある場合は、

 Ic2=(Iref+Inull){exp(CV/26mv)}

となり、 Irefの変化とは別にoffset null調整で発生するInullと言う固定値の電流値が付くことになります。 OP AMPにおいて理想的にはこの値は0ですが実際は発生するためそれを0にするというのが目的の POTだと思われます。

しかしKORG以外のantilogAMPを搭載したsynthにおいてはこの null調整potを搭載する機種はほぼ存在しませんのでこれは Hz/V synth特有のものなのでしょうか?。 まずはこの値が付加された場合の antilog曲線がどうなるのかを考えてみます。


Inullが追加された場合のEXPO曲線の変化

左がY軸リニア、右がLOGスケールです。 リニアスケールではよくわかりませんがLOGスケールで見るとHz/V入力のKEYCVで作られた音階の等比曲線が直線変化でなく低い方でストレッチがかかっているのが確認できます。 これはHz/V KBDCVによるEXPOカーブと固定電流値(Inull)の加算なのでEXPOカーブ側の電流値がちいさくなればなるほど固定電流値の影響を受けていることを示しています。 図中のピンクのカーブは固定電流値がプラスの場合ですが EXPOが0に近くなればカーブは水平線になり、また黄色のカーブは固定電流値がマイナスの場合ですが同様にEXPOが小さくなるとカーブはY軸を漸近線として動きます。 両者ともEXPO曲線の電流値が大きくなれば本来の直線変化のカーブとなります。

Hz/V入力に音階scaleを持ったKEYCVを入れるとKEYCVのscaleが完璧でも上記Inullが0でなければ低域でカーブが曲がってしまい等比関係がずれるので OP AMPのoffset nullを調整する必要がある。 さらにはMS synthにおいてはこのストレッチを使ってantilogと言うよりはVCO側も含めたトータルでのトラッキング調整を行っているものと思われます。 本来であればOP AMPの offsetを0にする機能をストレッチ作用を利用してトータルトラッキング調整に使うというユニークな設計ではないかと思われます。

 MSのIref最小値: KEYCV=1V Rref=800K.......... 1.25uA(Oct/V in=0V)
 MSのIref最大値: KEYCV=8V Rref=100K............ 80uA(Oct/V in=0V)

Key CV=1V(最低のCのKey)で OCT 32feet時 Irefが1.25uAとなりますのでこれがこのときの antilog outとなります。 

通常の Oct/VシンセにおいてはIrefは固定であるので この電流offsetは単にIrefが多少増減するだけのことですから、Oct/V入力に電圧を印加することで解消できるわけなので offset null調整はいらないのでしょう。

ちなみに Oct/Vシンセの Irefの値はと言うと、ROLANDの100MM VCOでは

 Iref: 10V/100K ...............100uA

とIrefは大きいですが実際M180 KBDの最低Keyの CV=1V時にinitialのOFFsetとしてantilog AMPに 約-6Vがかかっているのでこの時 antilog AMPのOct/V入力にかかる電圧を-5Vとするとこの時のantilog電流出力は約3.3uAとなりMSの約3倍程度になっています。



* 余談

* もう一つの Expo Converter

OP AMP + Dual Tr.のantilog AMPと共に有名な回路として ARP方式のエミッタフォロワ + PNP、NPNのマッチドペアTr.を使った回路があります。 こちらの回路はよりシンプルな構成ですが基本原理は同様にエミッタフォロワを温度センサーと補正回路にするものでEXPO特性自体は次段の Tr.の特性を利用します。(下図。NPN, PNPの逆構成もあり)

ただし回路は単純でも動作原理はこちらの方が複雑です。(*1) この回路では温度変化に対してIcは完全に固定できずわずかに変化します。 逆に回路の構成上Icが変化しないとPNPのVbも変化しなくなりしいてはNPNのVbeも変化無し、もしそうであれば温度変化をNPNのIcはもろにうけてしまいますので。

*1:
エミッタフォロワの特性がそのまま現れるのでOP AMPの回路のように理想値としてIcは固定と単純化しては考えられない。 エミッタフォロワの本質的な理解が必要。


要はOP AMP版と同じように、Vbe1が温度変化に対してセンサー&温度補償回路として働けばいいわけなのですが、この回路の場合おおむねそうなるという簡易版です。 さらにこの回路では Vbe1は、CVの変化に追従して微少変化する。 つまり印加電圧に対してVbeは変化しないわけではない(*2)。 当然エミッタフォロワ出力 R2 * Ic1 が印加電圧(CV)にトラッキングして追従する必然からIc1は印加電圧(CV)で変化します。

なぜPNP + NPNの構成なのか、仮に NPNエミッタフォロワ + NPN Tr.の構成だった場合、温度変化で儼be1が低下してエミッタフォロワ出力が上昇していまい温度補償にはなりません。 すなわちエミッタフォロワの儼be1は低下して出力も低下する構成にする為には PNP + NPN か NPN + PNP の組み合わせが必要なのです。 同構成のTr.を使いたければ OP AMPの場合と同様、差動構成にしなければなりません。 その場合 OP AMPを省略した形の物もよくあります。

またCV上昇に対してIc1はリニアに低下しますがエミッタフォロワ出力電位はPNP Tr.のため Vcc - R2*Ic1になりリニアに上昇しますのでそれに接続されているNPN Tr.のVbeはリニアに増加します。 これによって上記の OP AMPの antilogでは前段に反転増幅器が一つ必要だったのが省略されているという技も入っています。


問題はCVが固定の時、温度変化によってIc1が変化しないかという部分ですがこれはエミッタフォロワの負帰還によってTr.の裸特性に比べればIc1の変化はとても少なくなりますが0ではありません。

NPNの Vbeが仮に 0.7Vだどして、
 R2に加わる電圧 = Vcc - Vbe2 = 15 - 0.7 =14.3V
この時の Ic1 = 14.3 / 150K = 95uA
温度変動における儼be1の最大値はIc固定時約 -2mV/℃(*1)とすると
  Ic1の変動は最大 2mV / 150K = 0.013 uA

Ic1の最大変動率 = 0.013 / 95 = 0.014%/℃
温度補償無し時のIcの変化 = 8%/℃.....この場合 95 * 0.08 =7.6 uA
無補償時のIcの変化とエミッタフォロワのIcの変動率の比 = 0.014 / 8 = 0.18%

現実的には Ic1の変動はこの簡易回路でもとても小さいので儼be1の変化もIc1が固定された場合に比べてわずかに小さい値となる。

*:
Vbeの温度特性は -1.5mV/℃から -2mV/℃程度でTr.の種類、動作条件によって異なるそうです。 シミュレータでもこの値はTr.によってまちまちですがエミッタフォロワ回路のシミュレーションではほぼVbeの温度特性付近に近い値になります。

よってこの回路ではIcはエミッタフォロワの温度特性分の変動があり温度が上がればIcが増え、僮c1 * R2 分だけ Vbe1が低下します。 そしてこの儼be1分の低下がNPN Tr.のVbe2に反映され両 Vbeが同じだけ低下します。 NPNのIc2の変動幅は PNPのIc1の変動幅と同じになり PNPの温度補償特性が NPNに継承されるという構造になっています。 この部分がOP AMPの antilogと同じです。


*2:
エミッタフォロワですから CVの変化にエミッタフォロワ出力は追従するわけでそれはR2 *Ic1でありIc1は負帰還によりリニアに変化します。 十分バイアスされた状態でも CVの変化に対して儼be1は0ではなく微少変化します。(無限大の増幅率があるわけではないので) それによってIc1が変化するわけですから。

すなわちCVの変化に対してVbe1はほぼ一定値を保ちながらエミッタフォロワ出力はCV入力にトラッキングして動きます。  PNP Tr.は OP AMPの場合のようにCV変化に対しては完全にスルーで温度変化のみに変化するというような切り分けができていない回路なので機能重複があります。


* エミッタフォロワにおける印加電圧(Vin)に対するVbeとVeの分圧比

エミッタフォロワは出力の100%を入力に負帰還する構造になっているので儼beの変化も僮cの変化もB-E間に電圧をダイレクトに印加した場合に比べて小さいです。 動作点が上昇するほどB-E間抵抗は小さくなりgmは上昇、負帰還も強くなるのでこの抵抗と抵抗R2*(hFE)の直列回路において印加電圧CVの分配はほぼR2側に分配されます(上図)。 僂Vに対して儼beが真のTr.に印加される電圧となります。 これによりエミッタフォロワは gainが約1の電圧出力(約1ではあるが1にはなれない)を保持します。

ちなみにエミッタフォロワの入力インピーダンスは大雑把には上記回路で R2 * hFE また出力インピーダンスは約 1 / gmですので当然、次段の NPNに対しては bufferとして機能します。 十分バイアスされた状態では gmの変化はVin(CV)の変化に対して一定値のリニアな変化。



* エミッタフォロワの負帰還

この負帰還は温度変化に対してIcの変動を抑える形で動きますが、Vbe、Icのいずれかが固定するような構造になっていないので両者とも温度変化で変動する構造で温度が上がればIcが増加しそれに対して負帰還が働きVbeが低下しIcの増加を抑えるとともにIcの上昇が抑制されれば必然的本来的にVbeが低下する道理なのでさらにVbeの低下が促進される。 最後の結果としてIcが少し増加し -儼be1 = 僮c1* R2を満足する形で平衡します。

負帰還がなければ8%のIcの増加でその場合Vbe1は固定値の前提ですがそうではないので温度上昇でVbe1は低下する方向、Ic1は増加する方向ですが負帰還によりIc1が上昇するよりも早く、Vbe1が低下しIc1の上昇スピードを遅くつつそれと平行してIc固定時のVbeの低下という反応が同時に起こり Vbe1の値が Ic固定値の-2mVに近づく動きをして上記のようにある値で平衡するイメージでしょうか。



式的には

CV 0Vの時 Q1(PNP)と Q2(NPN)はマッチドペアという前提なのでこの時両C-E間を流れる電流は 同じで Ic1 = Ic2

Vbe1 = Vb2 - CV = Vb2 - Vb1
Vb1 = CV
Ic1 = Is * exp(CV/Vt) = Is * exp(Vb2-Vb1/Vt)
Ic2 = Is * exp(Vb2/Vt)

Ic2/Ic1 = Is/Is * exp((Vb2 -(Vb2 -Vb1)/Vt)
Ic2 = Ic1 * exp(CV/Vt)

となりIsは消去されますがIc2のEXPOカーブには Ic1すなわち CV=0V時のIc1の項がつきます。 このIc1は上記の通り温度によって多少変動しこの変動幅はエミッタフォロワの温度特性となります。 またOP AMPのantilogと同じように CV=0V時のこのIc1の値をIrefとすれば CV値によるIc2の値がわかるということです。

OP AMP版のようにIcが完全に固定していれば温度の影響はVbeに100%現れVbeが変動した時のIcの値が温度に影響されない値と同じになりますがこの場合はIcの微小変動ですが変化電圧は僮c1 * R2なのでVbeとしてはそこそこ変動しその値はIc固定時とほぼ同じという巧妙な回路ですがちょっとトリッキーにも思えます。 僮cと儼beが同じ 負帰還ループ内にあるので制約条件を満たすように動作するとこのような結果になるのが面白い。

*余談

EXPO CVとLINEAR CV

この antilog ampにおいてもOP AMP使用の antilogと同様に LIN/EXP両方の CVに対応できます。

上図でPNPエミッタフォロワの初期の動作点を決めているのは Vrefと15Kの抵抗で、Vrefをリニアに可変するとPNPのIc1はリニアに変化して同様にNPNのIc2もリニアに変化します。すなわちVrefの変化にしてPNPのVbeはLOG変化でそれが NPNのVbeにも反映されるわけです。当然、Vcvからの電圧のリニアな変化に対してはIc2はEXPO特性となります。

*1
Vcv固定でVrefを動かすことは実質 Vcvを可変することと同じですからエミッタフォロワの動作点が変わることです。 PNPのVbeの変化がLOGだからIc1はリニアでそうであれば150Kの電圧降下もリニアなのだからNPNのVbeの変化はリニアではないか?もしくは変化しないのでは?とも思ってしまいますがこれには下図のようなマジックがあります。


水: VR
緑: NPN Vbe

図のようにエミッタフォロワの動作点が高ければVRはほぼリニアに見えますが完全にリニアではなくまたNPNのVbeも変化無しに見えますが完全に変化なしではなく LOG特性ですが変化が止まって見える領域だということです。 すなわち動作点が高いのでVbeのほんのわずかな変化でIc1をリニアに近い上昇電流を確保できると言うこと。 ここらへんが analog 回路というか Tr.の VbeとIc間のEXPO特性とエミッタフォロワの負帰還のマジック的な部分のなせる業でしょう。

すなわち VbeとIcの関係は必ずEXPOになる必然からIcがリニアであればVbeはLOGでなくてはならないのでVbeの変化が固定のように見えても実はLOGで変化しているが微少なので固定のように見え、Icも完全にリニアな変化にみえるがVbe-Icの関係はEXPOという特性に負帰還をかけたものなので完全にはリニアな変化にはならないという奥の深い反応というか、大枠としてはリニアなのだが厳密には違うという部分(*3)は動作原理を考える上では重要。

*3: 極限値としては Icの変化はリニアで Vbeの変化は固定。


ポイントとしてはVcvが固定されて動かないすなわちPNPのベース電位が固定なのでVrefを動かした時の変化がエミッタに現れます。 これはPNPの儼beの変化分だけでIcの変化による抵抗の電圧降下の増加分に対してははほぼVrefの変化と同じだが儼be1だけ小さくなります。

僮c * R = 儼ref - 儼be1 なので NPNのベースにはこの儼be1のみが伝わります。

CV入力の変化に対しては 儼cv - 儼be1 = 儼be2
Vrefの変化に対しては  儼be1 = 儼be2

となり通常のCVの変化に際しても儼be1の変化がエミッタフォロワの出力にも影響はしてはいますが 儼be1/儼ref は上図のVref=2..3V付近では1%くらいになっており儼refの変化に対して儼be1=儼be2の変化は大変小さいのでCV入力からすればCVの変化はNPNの B-E間にほぼリニアに伝わるとみなせる。

すなわちPNPのベースに印加された僂Vに対してPNPのB-E間に印加される真の電圧儼be1は微少なのでCVの変化に対しては僂VがほぼそのままNPNのベースに加わるのでIc2はEXPO特性ですが、Vrefの変化に対しては儼refの分圧としてのPNPのB-E間に印加される真の電圧も儼be1なのでこの場合はその微少変化である儼be1のみがNPNのベースに伝達されかつこの変化はLOGなのでIc2はリニアな変化になります。

端的に言えば、印加電圧(CV or Vref)の分圧時の分圧比の大きい方を利用するか小さい方を利用するかの違いです。


Vref変化に対するVbe2(NPN)の変化

上記の関係はエミッタフォロワの本質的な動作を示していることでもあり、それがそのまま Oct/VとHz/Vの反応の関係性も示しており興味深いです。


Vrefと150Kの抵抗によってOP AMPの antilogと同様 Irefを設定できるわけですがこの場合はIref要素とCV可変によって生ずるIC1の変化が重畳された電流が Ic1となります。

上図においてはシミュレータ上ではVcv=-0.007Vの時(*1)でIc1とIc2の変化は同じになりますがVcvがそれより大きいと Ic2>Ic1となりそれより小さいとIc1> Ic2になり IC1とIC2は共にリニアな変化ですが倍率が変わります。これは単純に両者の動作点が異なれば同じ儼beの変化でも両者の僮cは異なるということです。

すなわちこの場合は antilog amp は乗算器として機能していることになりますので Vrefを信号源としてVcvによって乗算の倍率を設定することができ、このことでEXPO特性の本質がわかるわけです。

*1:
PNPのエミッタフォロワとしてはNPNのB-E間は負荷なわけなのでPNPのVbeがわずかに大きくなって初めて僮C1=僮c2となる。



* 動作範囲


* Ic2の変化


* Vin(Vb1)、Vbe1、Vbe2の関係

CVが増加するとエミッタフォロワがPNPなのでQ1の活性化が弱くなり負帰還が十分効かなくなりエミッタフォロワが機能しなくなり(上図参照(VbeとVeの分圧比)、エミッタフォロワ出力が変化しなくなりこれがVbe2増加に対するリミッタとなりIc2は飽和となる。(というかQ2のB-E間の保護) Vbe1はCVの増加に対して弱まる形という少ない部品点数ながらよくできた構造。

エミッタフォロワとして動作している活性動作時、僂Vに対して儼be1は微少だがVbe1が下がってくると僂V = -儼be1となり Q1 B-E間抵抗 >> R2となり印加した CV電圧は全てQ1 B-E間に逆方向でかかる。 エミッタフォロワが正常動作時は R2 >> Q1のB-E間抵抗なので僂Vはほぼ全てR2にかかっている。 この部分、差動回路の分圧動作に酷似しています。

CV = 0VでもVbe1は値が急低下し始めるエリアに近いので通常この antilogではCV MIXにマイナス電圧をかけてCVの変化範囲が有効になるようにエリアをシフトしておきます。


と言うことでこの回路の主役はエミッタフォロワの負帰還作用となります。 上記 OP AMPのantilog と同様、負帰還によるIcの変動抑制とその特性の次段のトランジスタへの継承を行う回路。

ほぼOP AMPの antilogと同じ動作を少ない部品で構成している。 わかりにくいのはCVの変化ではIc1がリニアに変化するが、この時Vbe1は微少変化で実質変化しないと扱われる。 温度変化に対してはほぼIc1は変化しないので儼be1がその分低下する。 Ic1が全く変化しないとこの回路は構成上つじつまが合わないので微少の変化がある。 すなわち負帰還によりIcの変動率8%が儼be1 =約2mVに近い値をとるに足りる僮c1の値におさまるように平衡し、R2*僮c1 = -儼be1となって NPNに対してしてこの変化がOFFSET温度補償になる。



・エミッタフォロワのRe

エミッタフォロワは簡単にはTr. 1個と抵抗1本で構成されますが、負帰還とVbeとIcのEXPOな関係があいまって動作はかなり複雑なものです。 エミッタフォロワの電圧gainは約1ですがそれは100%の負帰還によっての結果で裸のgainは gm * Reなのでこれが大きいほど印加電圧僂Vに対して儼be1が小さくなりよりエミッタフォロワのgainは1(*1)に近づきます。 ただ裸gainの大きさと儼be1の関係はリニアな関係ではないので(LOG特性)、ある程度の裸 gainがあれば出力結果は大幅には変わらないことになります。

 Vout=gain/(gain+1) ..... 100%負帰還なので
 ΔVbe=(1/gain+1). [ * 100% ]......印加電圧変化に対するVbe1の変化率

R2が異なる場合でVeがほぼ同じ値であったとしてR2が小さければIcがより大きいのでgmが大きい、R2が大きければIcが小さいのでgmが小さく動作点が低い。

動作点が高くてかつR2が大きい状態であれば上記の温度変化時の反応としてIc1の変動が最低になって儼be1がIc固定時の値により近づくようにも一瞬思えますがエミッタフォロワでは儼be1と僮cが同じ帰還ループ内にあるので最終的にはCV固定時 CV= Vbe1 + (R2*Ic1)を満足するように平衡するのでよほどgainが小さくない限り結果は変わらないのでしょうか。

*1:
印加電圧とTr.のベース -エミッタ間と抵抗R2の両端の電圧関係においてバイアス電圧としてのVbeが存在するので僂Vと儼eの関係において儼beが微少であればほぼgain=1


上図は R2=100K, 50K, 100Ω時の印加電圧(CV)に対するΔVbe1の変化のグラフです。  R2の値にかかわらず、CVの値がある程度大きくエミッタフォロワの動作点が高ければ儼be1の値はあまり変わらない。

* 上記PNP/NPN antilogの場合はCVが上昇するとE.F. outが下がる仕様なので上のグラフはPNPでなくわかり易いように NPN Tr.にCVを印加した場合の例を示しました。


上記の例で Vin=1.5V時 ΔVinに対するΔVbe、ΔVeの割合
* 100Ω:ΔVbe=3.67% ΔVe=96.33% gain=26.25 ΔVbeの100Kとの比124%
* 050K:ΔVbe=3.00% ΔVe=97.00% gain=32.33 ΔVbeの100Kとの比102%
* 100K:ΔVbe=2.95% ΔVe=97.05% gain=32.90

100Kの時のgain=32.9であるから gain=gm*R2= 32.9=0.0329m * 100Kとなり、50Kの場合であればgainが同じになるためには gm=0.0329m*2=0.0658mにならなければならないが実際は 0.0323m*2=0.0646mとなり約98%しかない。 このためgainの差も100Kの98%となり逆に真の印加電圧としてのΔVbeの配分は50Kの方が高くなる。 ΔVbe * gainの積は両者でだいたい同じすなわち出力電圧ΔVeの差は小さい。

100Kに対する 50Kの出力......ΔVbeの比 * gain比  1.02 * 0.98 = 0.9996
50K/100K出力比........ 97.00 / 97.05=0.9995
ΔVinに対する 50K出力比,,,,,,3.00 * 32.33=96.99
ΔVinに対する100K出力比......2.95 * 32.90=97.1

R2はこの場合エミッタフォロワの負荷でもあって、それが100kから50Kに変わるということは負帰還ループ内での変動要素が発生したことと同じ。 そうなった場合でも出力を一定に保つべくIcが変化し上記の例では差は0.1%以下となる。 同様に温度変化に対してもIcを一定に保つよう負帰還が働く。

エミッタフォロワは外部から見れば電圧gain=1のbufferであるがbufferとして負荷が重くなっても一定出力電圧を保持できる構造は内部の裸のgainは1ではなく大きい値で動いていて外部的にはgain=1とする為にB-E間に印加される儼be を調整してつじつまを合わせているため負荷が重くなれば(R2が小さくなれば) Vbeの動作点、儼beの配分を少し多くしてあげればIcが増加して対処できるというマジック。 VbeとIcのEXPOな関係と負帰還回路がからんでいるので単純な負帰還反応より複雑。

印加電圧が同じでR2の値が小さい方がVbeの値は大きいので出力変化儼eは小さくなる。 すなわちR2=100Kと50Kでは50Kの場合はIcが2倍にはなれなく若干小さい値なので儼eも若干小さい。 動作点Vbeは50Kの方が高く、儼beは50Kの方がわずかに小さい。 Vbeの違いがVeに影響するが儼eは大差は無い。


・余談2

・antilog ampと log ampを使った 乗算器

antilog ampの応用としてはlog ampとペアで使うと1象限の乗算器を作ることができます。 これはICのRC4200の構造そのものです。


* RC4200 type 乗算器

antilog ampのリニア入力に電圧を印加するとOPAMP出力(Ve)はLOG変化になります。 このためYin入力部分の OP AMPとQ1の構成部分だけとればLog ampですがQ2のVbeとIcの関係はEXPOなので Ic2はこの場合LINEAR出力になります。

同様にXin側のOPAMPとQ3の構成はLog ampとして動作しますがQ!のベースに印加される電圧でQ1のVbe1は変化しませんので印加された電圧はそのままQ1のエミッタに伝達されます。

すなわちQ1のエミッタではYinのLog ampの電圧とXinの Log ampの電圧が加算された状態になり Xin、Yinの増加で Q2の VbeはLogカーブで増加します。

一方 Scale in側の OPAMPとQ4で構成される回路もLog ampです。 この出力はQ2のベースに入りますがQ1のベースに印加された電圧の時のようにVbe1が変化しないことはなく Q2のVbeはこのベースの電圧で変化します。 Scale側の回路のOP AMP出力は -Vbe4なのでScale電圧の上昇でQ2のVbe2は低下しますので結局、 Q2のVbeとしては Log Xin + Log Yin - Log Scaleで Q2のVbeが変化しますので

Log Vx + Log Vy -Log Vs = Log(Vx * Vy / Vs)

これが Q2の VbeとIcの関係が EXPOということでLog * Exp (正確にはLn * Exp )で LogとExpoが取れてリニアな Vx* Vy /Vsになって乗算ができるということです。

この場合 Ic= Is*EXP(Vbe/Vt)の antilog ampでのScale/Offset補償要素の Vtは Log ampとantilog ampで相殺されます。 (antilog ampのリニアCV inの場合と同じ) すなわち

antilog amp:  Ic=Is* EXP(Vbe/Vt) .....(1)
Log amp:    Vbe=Vt*Ln(Ic/Is) .......(2)

(1)式のVbeに(2)を代入すれば

Ic = Is * EXP(Vt*Ln(Ic/Is) / Vt)
  = Is * EXP(Ln*(Ic/Is))
  = (Is * Ic) / Is
= Ic

となり VtとIsも消去されます。


上の回路からわかることは antilog ampの Oct/V INの電圧はQ1のベースに入れQ2のベースはGNDにする場合が多いですが、Q1のベースをGNDにしてQ2のベースをOCT/V INにしても本質は同じだということです。



・余談3
これは本当に余談になりますがよくトランジスタが正常動作している時Vbeは約0.6Vという表記を目にします。 これはまあその通りで間違いではありませんが正確さにかくのではないかとつねづね思っていました。

というのもこれが正しい条件としては トランジスタの B-E間がなんらかの素子と直列につながっている時はそうなるのであって上記のantilog ampのようにB-E間にダイレクトに電圧が印加される場合は B-E間は印加された電圧がそのままVbeの値になるわけです。

たとえばベースに直列に10K程度の抵抗を入れてエミッタをGNDに接続して抵抗を介してB-E間に電圧をかければ印加電圧が0.6Vより小さい値時はIbはとても小さく、よってトランジスタのB-E間抵抗がとても大きいので印加電圧のほとんどは10KにかからずB-E間に印加される状態です。

さらに印加電圧が上昇すればトランジスタのEXPO特性により急激に電流が増加、このことはトランジスタのB-E間抵抗が急激に小さくなることになるのでそれ以降は印加電圧の分圧は10Kの抵抗に多くかかうることになりB-E間に印加される電圧は低下しB-E間の積算値の変化としてはLOGカーブを描き飽和状態となりその時の電圧がだいたい0.6V前後という結果を得ます。 その結果B-E間に印加される電圧変化はLOGなのでIcの変化はEXPOでなくリニアに近くなるという負帰還現象が生じます。

すなわちトランジスタのB-E間と抵抗10Kの間に負帰還が働き、電流が増えれば増えるほどB-E間(微分)抵抗が小さくなりB-E間に印加電圧が加わらなくなります。

なにがいいたいのかと言えばantilog AMPにおいてはB-E間にダイレクトに印加電圧がリニアな変化でかかることによって IcはEXPO特性を示すのでここでトランジスタのVbeは0.6Vで一定などと思ってしまってはおかしなことになるということです。

まあantilogに印加される電圧変化は10 Octave可変であっても180mVしか変化しないわけですからほぼ0.6V前後で変化しないとマクロ的には言えないこともないですがやはりこの場合は 0.6Vで動かないという表現ではおかしいでしょう。

上記の2っのantilog回路においては温度補償用のトランジスタを介してEXPO変換用のトランジスタには間接的に印加電圧がかかりますがその場合印加電圧のリニアな変化はそのままEXPO変換用のトランジスタに伝わるわけです。すなわちQ1のトランジスタのVbeは変化せずほぼ固定でQ2のVbeが印加電圧に追従する。


<2021/03/02 rev1.12>
<2019/10/29 rev1.11>
<2019/08/13 rev1.10>
<2019/06/04 rev1.9>
<2019/05/06 rev1.8>
<2019/05/05 rev1.7>
<2018/08/15 rev1.6>
<2017/07/18 rev1>